資工所考古題詳解中山資工所考古題詳解硬體十年大統整（106–115）
各章配分
表中數字是各題的卷面配分，依主題加總。有子題的照子題分，沒有子題的整題算在主要考點。章與細項依十年合計排序，顏色越深，占當年總分的比例越高。
| 章／細項 | 106 | 107 | 108 | 109 | 110 | 111 | 112 | 113 | 114 | 115 | 合計 | 占比 | 年數 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| Memory Hierarchy | 23 | 30 | 25 | 45 | 58 | 75 | 45 | 51 | 32 | 15 | 399 | 40% | 10 |
| Virtual Memory, TLB & VIPT | 12 | 25 | 12 | 44 | 20 | 14 | 127 | 13% | 6 | ||||
| Cache Organization | 11 | 15 | 15 | 10 | 12 | 19 | 20 | 15 | 7 | 124 | 12% | 9 | |
| Cache Performance & Optimization | 10 | 32 | 12 | 10 | 16 | 8 | 88 | 9% | 6 | ||||
| DRAM, Dependability & ECC | 15 | 10 | 2 | 15 | 18 | 60 | 6% | 5 | |||||
| Pipelining | 25 | 40 | 30 | 30 | 10 | 10 | 33 | 50 | 15 | 243 | 24% | 9 | |
| Branch Prediction | 10 | 5 | 15 | 10 | 15 | 18 | 7 | 80 | 8% | 7 | |||
| ILP, Superscalar & OoO | 25 | 5 | 15 | 18 | 63 | 6% | 4 | ||||||
| Pipeline Timing | 15 | 16 | 5 | 18 | 54 | 5% | 4 | ||||||
| Hazards & Forwarding | 15 | 4 | 5 | 14 | 8 | 46 | 5% | 5 | |||||
| Performance | 11 | 20 | 15 | 25 | 20 | 10 | 8 | 40 | 149 | 15% | 8 | ||
| Amdahl's Law & Speedup | 10 | 10 | 10 | 20 | 10 | 8 | 16 | 84 | 8% | 7 | |||
| CPU Time, CPI & Benchmarks | 1 | 10 | 5 | 15 | 17 | 48 | 5% | 5 | |||||
| Power & Energy | 10 | 7 | 17 | 2% | 2 | ||||||||
| Parallel & Domain-specific | 1 | 10 | 10 | 22 | 45 | 8 | 18 | 114 | 11% | 7 | |||
| Parallelism, Multicore & Coherence | 1 | 10 | 5 | 2 | 15 | 33 | 3% | 5 | |||||
| SIMD, Vector & GPU | 5 | 20 | 8 | 33 | 3% | 3 | |||||||
| Hardware Multithreading | 15 | 18 | 33 | 3% | 2 | ||||||||
| AI Accelerators & LLM Systems | 15 | 15 | 2% | 1 | |||||||||
| Datapath & Control | 40 | 40 | 4% | 1 | |||||||||
| Multicycle Datapath | 20 | 20 | 2% | 1 | |||||||||
| Single-cycle Datapath & Control | 20 | 20 | 2% | 1 | |||||||||
| Computer Arithmetic | 20 | 5 | 15 | 40 | 4% | 3 | |||||||
| Floating Point | 20 | 7 | 27 | 3% | 2 | ||||||||
| Integer Representation & Overflow | 8 | 8 | <1% | 1 | |||||||||
| Adders & ALU | 5 | 5 | <1% | 1 | |||||||||
| ISA & Assembly | 15 | 15 | 2% | 1 | |||||||||
| Instruction Set Design & Encoding | 15 | 15 | 2% | 1 |
Memory Hierarchy 十年合計 399 分、每年都有，佔十年總分將近四成；cache 組織、virtual memory 與 TLB 是其中最多的兩項。Pipelining 243 分、十年考九年。
重複出題清單
| 題目 | 出現年度 |
|---|---|
| 七級 pipeline 的分支誤判與 dual-path execution（分支在第六級解析、20% 是分支、用 N 與 A 表示擷取數） | 109 第 5 題、114 第 3 題（前三小問相同，114 年多加 confidence estimator） |
| VLIW、superscalar 與 array processing 的比較 | 107 第 3 題、114 第 6 題（107 的 3.1、3.2 與 114 的 6.1、6.2 相同，3.3 要兩個理由、6.3 要一個，114 年多問 array processor 兩小題） |
| DRAM refresh 的 bus 與 bank 使用率 | 107 第 8 題（2 個通道，由 8.192% 的使用率反求每次佔用時間）、112 第 2 題（4 個通道，給佔用時間求使用率與 refresh 次數）、114 第 1 題（只問命令 bus） |
| 由序列的 hit rate 反推 cache 參數（區塊、associativity、容量、replacement policy） | 107 第 4 題（四組序列，每組開始時 cache 是空的）、112 第 6 題（三組序列連續執行） |
| cache 總位元數的多種組態 | 106 第 5 題、108 第 4.1 到 4.3 題、109 第 6 題（tag store 反推區塊大小）、110 第 4.2 題、111 第 3 題、113 第 5.2 題（六年） |
| multithreading 的最少 thread 數（固定切換與資料相依切換） | 112 第 3.2、3.3 題、114 第 5 題 |
| AMAT 的計算 | 108 第 4.5 題、110 第 4.3 題、111 第 4.1 題、112 第 1.1 題、113 第 6.1 題、115 第 6.1 題（六年） |
| Amdahl's Law | 107 第 7 題、108 第 2.1、2.2 題、109 第 3 題、110 第 2.2 題、111 第 4.2 題、113 第 1 題、115 第 2.2 題（七年） |
| CPU 效能方程式與平均 CPI | 106 第 1.4、3 題、107 第 1 題、108 第 2.4 題、109 第 2 題、110 第 2.1 題、112 第 1.3 題、113 第 4 題、115 第 1.2、2.1 題 |
| 給指令延遲表求 CPI 再改設計 | 107 第 1 題（延遲減半、週期加長 20%）、109 第 2 題（三種變體） |
| 合併 pipeline stage | 107 第 2 題（合併相鄰兩級成四級 pipeline）、108 第 3.3 題（以速度為優先合併成四級） |
| pipeline 各級延遲，求 clock、throughput 與總時間 | 108 第 3.1 到 3.3 題、113 第 3 題（113 年另有單元使用率） |
| TLB 的設計、大小、位元數、hit rate 與 hit 追蹤 | 106 第 8 題、108 第 4.4 題、109 第 4 題、110 第 4.1 題、111 第 1.2、2.3、3.4 題、113 第 7.2 題、114 第 2 題 |
| data dependence 的 forwarding 與 stall 判斷 | 106 第 4 題、111 第 5.1 題、115 第 5.1 題 |
| GPU 的 throughput 計算 | 110 第 3 題、113 第 2 題 |
| virtual memory 的位址位元拆解 | 109 第 1 題、111 第 2 題、113 第 7.1 題、114 第 2 題 |
| associativity 提高的取捨（hit time 與 miss rate） | 112 第 1.2 題、113 第 6 題、115 第 6.2 題 |
| 靜態與動態 scheduling、multiple issue | 108 第 5.4 題、109 第 8 題、114 第 6 題 |
時間不夠先練這幾組：109 與 114 的七級 pipeline 分支題、107 與 114 的 VLIW 比較題、107、112、114 的 DRAM refresh、107 與 112 的由 hit rate 反推 cache 參數、112 第 1.2 題與 113 第 6 題與 115 第 6.2 題的 associativity 取捨。
中山硬體的三個特點
1. 由結果反推設計參數
有些題目給結果，要反推參數或條件：
| 年度 | 題目 |
|---|---|
| 106 第 8 題 | 給平均開銷的目標 200 ns，求 TLB 至少要多高的 hit rate |
| 107 第 4 題 | 給四組序列的 hit rate，求 cache 的 associativity、區塊大小、容量與 replacement policy |
| 107 第 7.2 題 | 給 speedup 4，求需要幾個處理器 |
| 107 第 8.1、8.2 題 | 給 refresh 的使用率 8.192%，求每個 refresh 命令佔用 bus 與 bank 的時間 |
| 109 第 3 題 | 給「效能與面積的平方根成正比」與 16 單位面積，要決定大核心的面積使執行最快，再求 speedup |
| 109 第 6 題 | 給 tag store 共 264 bits，求 cache 的區塊大小 |
| 109 第 7 題 | 給 320 cycles 完成四個請求，求 DRAM 至少有幾個 bank |
| 111 第 2.3 題 | 給 TLB miss rate 75%，求 TLB 至少多大 |
| 112 第 1.2、1.4 題 | 求 set associative cache 的 miss rate 門檻、深 pipeline 勝過淺 pipeline 的條件 |
| 112 第 6 題 | 給三組序列的 hit rate，求 cache 的區塊大小、associativity、容量與 replacement policy |
| 114 第 4.3 題 | 給 forwarding 的 clock 代價，求 NOP 比例的損益兩平點 |
2. Amdahl's Law 十年考了七次
107、108、109、110、111、113、115 七年都考，問法各不相同：
- 求 speedup（108 第 2.1、110 第 2.2、113 第 1.1、115 第 2.2 題）
- 無限多核心時的 speedup 上限（107 第 7.1 題）
- 反求序列部分的比例（108 第 2.2 題）
- 加上通訊開銷（113 第 1.2 題）
- 應用到 heterogeneous multicore 的面積分配（109 第 3 題）
- 判斷用多少核心能達到指定的 speedup（107 第 7.2 題要 speedup 4、111 第 4.2 題要效能加倍）
3. 不能用計算器的題目寫法
十年的卷面都印著不可以使用計算器：
- 107 年第 8 題與 112 年第 2 題明說可以用 2 的冪和 10 的冪的簡化形式作答，107 年還給了 8.192 = 213/1000 的提示。
- 109 年第 1 題明說答案要寫成 2 的冪次的倍數，或適當用 KB、MB、GB、TB 表示。
題型演變
| 年度 | 內容 |
|---|---|
| 106 | 伺服器省電、multicycle CPU 三種實作的取捨、data dependence 與 forwarding、single-cycle datapath 各指令的時間、1-bit 與 2-bit branch prediction、TLB hit rate |
| 107 | 指令延遲與 CPI 的取捨、合併成四級 pipeline、VLIW 與 superscalar、由四組序列的 hit rate 反推 cache 參數、625 個處理器的 interconnect topology、Tomasulo 的 tag、DRAM refresh |
| 108 | 五大題各 20 分，IEEE754 與定點數的對照（10 個小問） |
| 109 | heterogeneous multicore 的面積分配、從 tag store 位元數求區塊大小、從 FR-FCFS 總時間求 DRAM bank 數 |
| 110 | 第 4 題 40 分的 memory hierarchy 設計（位元數、存取時間、製造成本），第 1 題要解釋未選選項 |
| 111 | 4 GB 程式配 2 GB DRAM 的 page fault rate 與 TLB 大小，五級 pipeline 與 ALU 設計 |
| 112 | 由 hit rate 求 cache 規格、矩陣乘法的 reuse interval 與 SRAM 分配、sequential consistency |
| 113 | Amdahl's Law、GPU、pipeline 延遲、branch prediction、cache 追蹤、AMAT 與 CPU 時間比較、virtual memory |
| 114 | 七級 pipeline 分支加 confidence estimator、VLIW、superscalar 與 array processor 的比較、DRAM refresh、multithreading |
| 115 | clock rate 的限制、PC-relative addressing、two's complement、floating point 加總順序、load-use hazard、深 pipeline 的分支代價 |
作答規定逐年對照
計算機結構是資工系碩士班甲組、乙組共同的一份卷子。
十年的卷面都印著下列規定：
| 規定 | 內容 |
|---|---|
| 考試時間 | 108 年起卷面印 100 分鐘，106、107 年卷面沒有印 |
| 計算器 | 依簡章規定不可以使用 |
| 題型 | 卷面標示問答申論題，106 年第 1 題是五個是非題（錯的要簡單說明），110 年第 1 題是五題單選，要求說明沒有選的選項的理由 |
| 倒扣 | 卷面沒有標示 |
| 年度 | 頁數 | 大題數 | 最大單題 | 卷首特殊註記 |
|---|---|---|---|---|
| 106 | 2 | 8 | 20% | 題意不清可自行假設並寫明；第 1 題是非題錯的要說明 |
| 107 | 2 | 8 | 15% | — |
| 108 | 3 | 5 | 20% | — |
| 109 | 3 | 8 | 15% | — |
| 110 | 2 | 4 | 40% | 第 1 題要解釋沒有選的選項的理由 |
| 111 | 2 | 5 | 30% | — |
| 112 | 3 | 6 | 20% | 第 6 題註明要解釋才給分 |
| 113 | 3 | 7 | 20% | 加註題意不清可自行假設並寫明 |
| 114 | 2 | 6 | 18% | — |
| 115 | 4 | 6 | 20% | 同樣有可自行假設並說明理由的註記 |
卷首明文允許自行假設並說明的是 106、113、115 年，其餘年度包括 114 年卷首都沒有這句。
給 116 年考生的準備方向
- 十年出現過的主題：效能與 CPI、指令集、算術、pipeline、memory hierarchy、平行處理。
- 卷面標示為問答申論題（106 年第 1 題是是非題、110 年第 1 題是單選），卷面沒有標示倒扣，每一題都要寫。
- 108 年起卷面印考試時間 100 分鐘，各年是 4 到 8 大題，進場先掃過全卷，依配分分配時間。
- Amdahl's Law 十年考七次，求 speedup、求無限核心的上限、反求序列部分比例、判斷用多少核心達到指定 speedup、加上通訊開銷、heterogeneous multicore 都出現過。
- cache 總位元數題在 106、108、109、110、111、113 年出現，組態有 direct-mapped、set associative、fully associative。
- 109 與 114 的七級 pipeline 分支題前三小問相同，107 與 114 的 VLIW 比較題前兩小問相同，107、112、114 的 DRAM refresh 同型，107 與 112 都是由 hit rate 反推 cache 參數。
- 106、113、115 年卷首允許自行假設並寫明，條件不足時把假設寫在答案卷上。
- 115 年以原理說明為主，題目有 clock rate 的限制、RISC 與 PC-relative addressing、two's complement 的表示範圍、floating point 加總順序、load-use hazard、深 pipeline 的分支代價與 associativity 的成本。
本頁的題型、配分、作答規定都取自 106–115 年度試卷上的標示，各章配分是逐題分類後加總的。如果發現有誤，歡迎來信指正。
最後更新：2026-10-22