考點分析 / 中正 / 硬體 / 110

110 中正資工所考古題詳解|硬體考點分析

全卷 11 題 4 頁,第 1 題 10 個單選共 20 分。內容含 RMS 與 EDF、多層 paging 與 TLB、sequential circuit、SRAM 與 DRAM、MIPS assembly、FP16 與 cache bandwidth。

最後更新:2026-10-22

題型與配分

全卷 4 頁、11 題、100 分。答案寫在試卷(答案卷)作答區內,限用藍色或黑色筆(含鉛筆),試題須隨試卷繳還。入場後 40 分鐘內不得離場。卷面沒有倒扣規定。

題號配分主題
120%十個單選(每題 2 分)
210%RMS 與 EDF 的 schedulability
310%多層 paging 的層數與 TLB effective access time
45%Banker's algorithm
55%inode 的最大檔案大小
615%sequential circuit 的布林式、輸出追蹤與最高頻率
78%SRAM 與 DRAM 的比較
88%雙埠記憶體與單埠記憶體的效能比較
97%三元運算子翻成 MIPS assembly
106%FP16 half precision floating point 的表示
116%提升 cache bandwidth 的最佳化

第 1 題:十個單選(20%)

  • 第 1(1) 題|關於行動裝置的敘述,哪一項為假
  • 第 1(2) 題|對檔案加上 exclusive lock 時的效果
  • 第 1(3) 題|unified virtual memory 用哪一種機制同時 cache process 頁面與檔案資料
  • 第 1(4) 題|memory-mapped I/O 的運作方式
  • 第 1(5) 題|disk scheduling 演算法為什麼只考慮 seek distance
  • 第 1(6) 題|關於裝置格式化的敘述,哪一項為假
  • 第 1(7) 題|關於 Linux spinlock 的敘述,哪一項不成立
  • 第 1(8) 題|使用 POSIX condition variable 時,呼叫 pthread_cond_wait() 與 pthread_cond_signal() 前後要不要處理 mutex lock
  • 第 1(9) 題|critical section 問題的解法中 no deadlock、progress、bounded waiting 之間的蘊含關係
  • 第 1(10) 題|關於 thread 的敘述,哪一項為假(Java、Pthreads、Win32)

第 2 題至第 11 題

  • 第 2 題(10%)|三個即時 process P1(處理時間 20、週期 50)、P2(30、100)、P3(90、300),deadline 等於週期,時間 0 全部就緒。(a) 5%:用 Rate Monotonic Scheduling 能否讓所有 process 都不誤期。(b) 5%:用 Earliest Deadline First 能否讓所有 process 都不誤期
  • 第 3 題(10%)|64 位元 virtual address、以位元組定址,每個頁面 32 KB,page table 項目 4 bytes,frame number 要 3 bytes 儲存。(a) 5%:使用多層 paging 時有幾層。(b) 5%:加上 TLB,記憶體存取時間 100 ns、TLB 存取時間 10 ns、hit rate 80%,求 effective access time
  • 第 4 題(5%)|給四個 process(P0–P3)與四種資源(A–D)的 Allocation、Max 與 Available,判斷是否存在 safe sequence
  • 第 5 題(5%)|inode file system,磁碟 block 4 KB,指向 block 的 pointer 8 bytes,12 個 direct block 加上單層、雙層與三層 indirect block,問最大檔案大小
  • 第 6 題(15%)|sequential circuit 由兩個 inverter、一個 NAND 閘與一個 D flip-flop 組成。(a) 6%:寫出 next_state 與 output 的布林式。(b) 4%:每個週期的輸入依序為 0、0、1、1、0、1,初始 present_state 為 0,求輸出。(c) 5%:D flip-flop 的 setup time、clock-to-q delay、hold time 分別為 100 ps、100 ps、50 ps,inverter 延遲 50 ps,NAND 閘延遲 100 ps,求電路的最高操作頻率
  • 第 7 題(8%)|從密度、功耗、成本與速度四方面比較 SRAM 與 DRAM
  • 第 8 題(8%)|機器 A 用雙埠記憶體,機器 B 用單埠記憶體,理想 CPI 都是 1,B 的 clock rate 比 A 快 1.05 倍,load 占 40% 的指令,問哪一台比較快,並說明原因
  • 第 9 題(7%)|把 C 敘述 f = (i == j) ? g + h : g - h; 翻成 MIPS assembly,並簡述 assembly 如何執行
  • 第 10 題(6%)|依 IEEE 754-2008 的 half precision 格式(1 位元符號、5 位元指數、10 位元尾數)寫出 −5.0 與 +2.5 的表示
  • 第 11 題(6%)|hit time、miss rate、miss penalty 是 cache 最佳化的三個指標,提出兩種提高 cache bandwidth 的最佳化方法

作答時要注意的地方

  1. 全卷沒有倒扣規定,第 1 題每題 2 分。
  2. 第 2 題兩小題各自指定 scheduling 演算法,假設 deadline 等於週期且時間 0 時全部就緒。
  3. 第 6 題要寫布林式、追蹤輸出並算最高頻率。
  4. 第 9 題要求翻成 assembly 並簡述執行過程。

準備方向

  • 數位邏輯:sequential circuit 與最高頻率(110 第 6 題),106 第 9、10 題、109 第 10、11 題也有。
  • Banker's algorithm(110 第 4 題),109 第 4 題、112 填空第 3 題也有。
  • inode 的最大檔案大小(110 第 5 題),107 第 2 題、109 第 2 題也有。
  • unified virtual memory 用 page cache(110 第 1(3) 題),112 單選第 2 題也有,成大 112 第 1(4) 題也有。
  • disk scheduling 只考慮 seek distance(110 第 1(5) 題)、Linux spinlock(110 第 1(7) 題),成大 112 第 1(7)、1(10) 題的問法相同。
  • 多層 paging 與 TLB effective access time(110 第 3 題),107 第 4 題也問多層 paging 的層數,113 第 3 題考 page fault rate 的 effective access time。
  • 即時 scheduling RMS 與 EDF(110 第 2 題),107 第 3 題也有,是四個 process。
  • IEEE 754 half precision(110 第 10 題),108 第 8 題、109 第 9 題、112 填空第 5 題也有 IEEE 754。
  • 兩台機器的 CPI 與 clock 比較(110 第 8 題),109 第 6 題也有。
  • cache 最佳化(110 第 11 題),107 第 7 題用同一段開頭,改問三個指標各一種方法;107 第 8 題、111 第 6 題、113 第 4 題考 cache 追蹤。
  • SRAM 與 DRAM(110 第 7 題),106 第 8 題也有。

想看完整逐題詳解?

國立中正大學 106–115 全年度完整詳解共 350 頁,逐題推導。

購買 · NT$ 850 先看試閱

其他年度與考科

同一年的其他科

同一科的其他年度

同一年其他學校的硬體

聯絡我們

題目有錯、詳解看不懂,都歡迎來信

想許願補哪一份、對購買有疑問也可以,收到後會盡快回覆。

william.chou.123123@gmail.com