115 台大資工所考古題詳解｜硬體考點分析

題型與配分

全卷 100 分、6 頁、14 題，用 2B 鉛筆作答於答案卡。試題隨卷繳回。

全卷只有複選題，沒有單選、沒有申論、沒有手寫。「整題空白則該題零分」加「不倒扣」的規則 112 年也有，113、114 年卷首沒有「整題空白」這句。

後六題（9–14）各 10 分，合計 60 分，前八題合計 40 分。

前八題（1–8，各 5 分）

• 第 1 題｜針對特定場景的 OS 設計目標：手機、AI 伺服器、安全關鍵系統各自最在意什麼。安全關鍵系統（航電、車輛、醫療）在意的是平均效能還是最壞情況
• 第 2 題｜process 與 thread：同 process 的 thread 共享哪些段、各自擁有哪些、兩種切換的成本比較、synchronous 與 asynchronous thread 下父 thread 的行為。最後一項與 114 年第 9 題是同一個考點
• 第 3 題｜virtual memory：純 demand paging 的啟動行為、optimal replacement 為何無法實作、stack property 與 Belady's anomaly 的關係、working set 總和超過 frame 數時會發生什麼、local replacement 與 global replacement 的取捨
• 第 4 題｜安全：雙模式與 address space 隔離各擋住什麼、MAC 與 DAC 的分界、sandbox 的限制應在什麼時候施加、靜態資料加密的作用。成大 112 年第 1(1) 題也考過 MAC 與 DAC
• 第 5 題｜scheduling 的最佳性：五個選項在三個 dimension 上排列組合，分別是到達時間同不同、是否 preemptive、有沒有期限
• 第 6 題｜兩種 turn 變數解法的 critical section 性質：Approach 1 在進入區先寫 turn = i 再等待，Approach 2 只等待。逐一判斷 mutual exclusion、progress、bounded waiting 三個要求
• 第 7 題｜ISA 設計原則：加深 pipeline 降的是 CPI 還是 clock cycle、移除位元組載入與儲存指令對程式碼大小的影響、load/store 架構轉成 memory-register 架構後指令數往哪個方向走、增加架構 register 數的效果、複雜 addressing mode 對指令數與硬體複雜度的影響
• 第 8 題｜cache conflict 模式：int A[8192], B[8192]; contiguous allocation 且對齊 cache line，32 KB direct-mapped、64-byte cache line、4-byte 整數。後續選項分別問改成 2-way 能不能消除 conflict、在兩個 array 之間插入間隔（padding）的效果、loop interchange 對這段單層迴圈有沒有意義

後六題（9–14，各 10 分）

• 第 9 題｜LLM 推論的量化與 memory hierarchy：L1 32 KB／4 cycles、L2 256 KB／12、L3 32 MB 共享／40、main memory 64 GB DDR5／200 cycles／50 GB/s；模型 70 億參數；單層權重矩陣 4096×4096。選項問 FP16 下單層權重矩陣能不能舒適地放進 L3、從 FP16 量化到 INT4 的 bandwidth 需求變化、記憶體受限時權重精度減半對每秒 token 數的影響、整個 7B 模型用 INT4 能不能放進 L3
• 第 10 題｜CPU 與加速器之間的資料調度：CPU 128 GB DDR5／50 GB/s／2 TFLOPS INT8；NPU 8 GB SRAM／1 TB/s 內部 bandwidth／400 TFLOPS INT8；互連 PCIe 5.0 x16／50 GB/s。70B 模型 INT8 共 70 GB、80 層、每層 875 MB、每層 1400 億次運算。題目已給每層 PCIe 傳輸 17.5 ms、NPU 運算 0.35 ms。選項問 PCIe 傳輸與 NPU 運算的延遲比與瓶頸判斷、量化到 INT4 之後的權重大小與每 token 延遲、權重完全常駐晶片上 SRAM 時的延遲量級、PCIe bandwidth 加倍是否讓總延遲剛好減半
• 第 11 題｜RISC-V 六級 pipeline 的逐拍計算：級數為 IF、ID、EX、MEM1＋MEM2、WB，分相 register file（前半週期寫、後半週期讀），2-bit branch predictor、分支在 EX 級解析、有 BTB。迴圈執行 10 次，predictor 初始狀態為「Predict Non-Taken, 11」。判斷有或無完整硬體 forwarding 時，第二次迭代與最後一次迭代各要幾個週期，以及 bne 的預測準確率是否為 90%
• 第 12 題｜雙核心處理器的能耗效率：工作負載 10¹² 道指令、75% 可平行、25% 嚴格序列。處理器 A：3.0 GHz／1.1 V／CPI 1.2／電容 1.2 nF／漏電 500 mW；處理器 B：2.0 GHz／0.9 V／CPI 1／電容 1.0 nF／漏電 400 mW。dynamic power = C × V² × F。(A) 兩顆處理器都有 25% 的「總執行時間」在序列模式　(B) A 與 B 的漏電能量是否相同　(C) 2 < Energy(A)/Energy(B) ≤ 2.3 是否成立　(D) 用 Energy × Delay 當指標時 A 是否比較有效率　(E)「雖然 A 的頻率較高，但因 B 的 CPI 較低，所以 B 跑得比較快」。中央 110 年第 8 題也有指令比例與時間比例的問法
• 第 13 題｜四種檔案配置方式的 block 數比值：block 4096 bytes、pointer 8 bytes、不准用 FAT。contiguous allocation 用 W 塊、無叢集的 linked allocation 用 X 塊、2 塊為一叢集的 linked allocation 用 Y 塊、indexed allocation（索引本身用無叢集鏈結）用 Z 塊，由此判斷四個比值
• 第 14 題｜雙 queue non-preemptive scheduling 的最佳化：一顆 CPU、non-preemptive，兩個 queue 各 7 個工作，queue 內必須依序執行，各有到達時間與執行時間；同 queue 切換成本 W = 1、跨 queue 切換成本 W\* = 3。目標是最小化最後完成時間，答案寫成 100X + 10Y + Z。判斷 (A) 是否存在多組最佳解　(B) 是否存在對 m 與 n 的多項式時間演算法　(C)(D)(E) 三個係數等式

作答時要注意的地方

1. 後六題佔 60 分，前八題佔 40 分。
2. 第 8 題 padding 的大小要跟 cache 容量比。
3. 第 11 題的 MEM 拆成 MEM1 與 MEM2 兩級，要算有無 forwarding 兩種情境、第二次與最後一次迭代兩個位置。
4. 整題空白該題零分。

準備方向

• 115 年的 60 分集中在系統層 bandwidth 瓶頸分析（第 9、10 題）與能耗效率（第 12 題），是 113 年 LLM 題組延續下來的主題。
• 量化與 bandwidth 的關係：記憶體受限時，位元寬度改變對 throughput 的影響。113 第 4、7 題與 115 第 9、10 題都有。
• 指令比例與時間比例的區分（第 12 題），中央 110 第 8 題、台大 111 第 15 題、115 第 12 題都考。
• scheduling 最佳性（第 5 題）：各種條件下的最佳演算法整理成表。
• critical section 三性質（mutual exclusion、progress、bounded waiting）對任一段 pseudo-code 逐一檢驗。